Mit dem Erreichen der Grenzen der konventionellen MOSFET-Skalierung werden neue Techniken untersucht, um die Leistungsfähigkeit der CMOS-Technologie dem bisherigen Trend folgend weiter zu steigern. Einer dieser Ansätze ist die Verwendung mechanischer Verspannungen im Transistorkanal. Mechanische Verspannungen führen zu Kristalldeformationen und ändern die elektronische Bandstruktur von Silizium, so dass n- und p-MOSFETs mit verspannten Kanälen erhöhte Ladungsträgerbeweglichkeiten und demzufolge eine gesteigerte Leistungsfähigkeit aufweisen. Die vorliegende Arbeit beschäftigt sich mit den Auswirkungen mechanischer Verspannungen auf die elektronischen Eigenschaften planarer Silicon-On-Insulator-MOSFETs für Höchstleistungsanwendungen sowie mit deren Optimierung und technologischen Begrenzungen. Die unterschiedlichen Konzepte zur Erzeugung der Verspannung werden kurz rekapituliert. Wesentliche Parameter für eine Erhöhung der Verspannung werden mit Hilfe von Experimenten und numerischen Simulationen bestimmt und technologische Herausforderungen bei der Prozessintegration diskutiert.

Hinweis: Auflage und/oder Erscheinungsjahr können im Buchkatalog von eBay unter Umständen von unseren Angeboten abweichen. Dies gilt insbesondere wenn eine ISBN durch den Verlag doppelt vergeben wurde. Im Einzelfall bzw. bei Bedarf bitte VOR Bestellung erfragen.

Angaben zur Versandzeit stammen aus Standardeinstellung von ebay; Wir verschicken tagesaktuell; Sendungen unter 1 kg werden als Waren-/Büchersendung (Laufzeiten sind leider sehr unterschiedlich zwischen 2 und 14 Werktagen) verschickt, ab 1 Kg erfolgt der Versand über DPD.

Falls Sie eine Bestellung dringend bzw. zu einem bestimmten Zeitpunkt benötigen, wählen Sie bitte immer die Versandart PAKETVERSAND (DPD Classic), ansonsten können wir die Lieferzeiten nicht garantieren.