Modelando un sistema decodificador H.264/AVC con FPGA

Modelando un sistema decodificador H.264/AVC con FPGA

Orlando Landrove Gámez

Autore: Orlando Landrove Gámez
Formato: Copertina flessibile
Pagine: 68
Data Pubblicazione: 2016-01-12
Edizione: 1
Lingua: Spanish

Descrizione:
Este manuscrito resalta la utilizacin de un modelo funcional de un decodificador H.264/AVC dentro del proceso de Investigacin y Desarrollo. Para comenzar el diseo de una tecnologa desde cero es sugerente contar con modelos que constituyan la base y referencia para que el diseo, optimizacin e insercin de bloques internos se realice de forma certera. Ofrecen la seguridad de contar con sistemas que funcionan correctamente de acuerdo a las especificaciones tcnicas y normas estudiadas, aunque en muchas ocasiones sin poseer todos los requerimientos necesarios para una aplicacin lista para el mercado. Contar con esa garanta permite la paulatina sustitucin de bloques de referencia por otros desarrollados a la medida, de manera que, se evala el funcionamiento del sistema general con el nuevo bloque insertado. En este libro se ejemplifica la obtencin de un modelo funcional decodificador H.264/AVC en un FPGA. Brinda la posibilidad de desarrollar nuevos bloques optimizados en VHDL y VERILOG e ir sustituyndolos por los bloques pertenecientes al modelo con muchas menos incertidumbre de fallos.