Plate-forme reconfigurable pour la conception d'un filtre adaptatif destin dbruiter l'ECG

by Anil Kasture, Ashwini Naik, Vijay Bhong

Grce l'amlioration des capacits et des performances et la diminution des cots, les FPGA sont devenus une solution viable pour la fabrication de puces personnalises et de dispositifs DSP programmables. L'limination du bruit d'errance de la ligne de base du signal de l'lectrocardiogramme (ECG) est un problme trs complexe. Dans le signal ECG, le bruit d'errance de la ligne de base dforme les segments de basse frquence. Les informations relatives aux crises cardiaques sont entranes partir du segment ST, il est donc trs important d'avoir un signal ECG exempt de bruit. Ce travail de recherche prsente la conception et la mise en oeuvre d'une architecture pour un filtre adaptatif bas sur la LMS afin de minimiser le bruit d'errance de la ligne de base, le bruit de la ligne lectrique et le bruit EMG haute frquence du signal (ECG). Cette architecture est mise en oeuvre sur un FPGA utilisant la carte Spartan 3s400pq208-4 et le logiciel Xilinx system Generator (XSG). Les signaux expriments sont extraits de la base de donnes MIT-BIH et sont additionns de diffrents bruits. L'limination efficace du bruit de la ligne de base, du bruit de la ligne lectrique et du bruit EMG haute frquence est vrifie et les observations sont notes pour obtenir le SNR souhaitable.